El camino hacia los procesadores de 7 nm

Entregar la próxima generación de chips es cada vez más difícil, pero los anuncios en la Reunión Internacional de Dispositivos Electrónicos (IEDM) de esta semana muestran que los fabricantes de chips están haciendo un progreso real en la creación de lo que denominan procesos de 7 nm. Si bien los números de nodos son quizás menos significativos de lo que alguna vez fueron, muestra que si bien la Ley de Moore puede haberse desacelerado, todavía está viva, con importantes mejoras en la generación actual de chips de 14 nm y 16 nm. En particular, en la conferencia de esta semana, los representantes de las grandes fundiciones (empresas que fabrican chips para otras empresas), TSMC y la alianza de Samsung, IBM y GlobalFoundries, anunciaron sus planes para fabricar chips de 7 nm.

TSMC (Taiwan Semiconductor Manufacturing Company), la fundición más grande del mundo, anunció un proceso de 7 nm que, según dijo, permitiría 0, 43 veces la escala de tamaño de troquel en comparación con el proceso actual de 16 nm, lo que permite troqueles mucho más pequeños con el mismo número de transistores o la capacidad de coloque muchos más transistores en un dado del mismo tamaño. Lo más importante, la compañía dijo que esto proporciona una ganancia de velocidad del 35-40 por ciento o una reducción de potencia del 65 por ciento. (Tenga en cuenta que esas cifras se aplican a los transistores mismos; no es probable que vea tanta mejora de potencia o velocidad en un chip terminado).

Lo más impresionante es que la compañía dijo que ya estaba fabricando un chip de prueba SRAM de 256 Mbit completamente funcional, con rendimientos bastante buenos. En el chip, el tamaño de celda de la SRAM de alta densidad más pequeña es de solo 0.027 µm ² (micrones cuadrados), lo que la convierte en la SRAM más pequeña hasta el momento. Esto indica que el proceso funciona, y TSMC dijo que está trabajando con los clientes para llevar sus chips de 7 nm al mercado lo antes posible. La fundición comenzará la producción de 10 nm este trimestre, y los chips se enviarán a principios del próximo año. La generación de 7 nm está programada para comenzar la producción a principios de 2018.

Mientras tanto, el Centro de Nanotecnología de Albany (compuesto por investigadores de IBM, GlobalFoundries y Samsung) discutió sus propuestas para un chip de 7 nm que, según afirmó, tenía el tono más ajustado (el espacio entre los diferentes elementos de los transistores) de cualquier proceso aún anunciado.

La alianza dijo que su proceso de 7 nm produciría los lanzamientos más ajustados de la historia, y ofrecería una mejora sustancial con respecto al proceso de 10 nm que presentó hace un par de años. Esos ahora están aumentando la producción en Samsung, con chips que estarán ampliamente disponibles a principios del próximo año. (GlobalFoundries ha dicho que omitirá 10 nm e irá directamente a 7 nm). También ha dicho que el nuevo proceso podría permitir una mejora del rendimiento del 35 al 40 por ciento.

El proceso de la alianza tiene una serie de grandes diferencias con respecto a los TSMC y los nodos anteriores. En particular, se basa en la Litografía Ultravioleta Extrema (EUV) en múltiples niveles críticos del chip, mientras que TSMC está utilizando las herramientas de litografía de inmersión de 193 nm que han estado en uso durante generaciones, aunque con más patrones múltiples. (El diseño múltiple significa usar las herramientas varias veces en la misma capa, lo que agrega tiempo y aumenta los defectos; el grupo sugirió que el uso de la litografía convencional en este diseño requeriría hasta cuatro exposiciones de litografía separadas en algunas capas críticas del chip). Como resultado, es poco probable que tales chips se produzcan hasta 2018-2019 como muy pronto, porque es poco probable que las herramientas EUV tengan el rendimiento y la confiabilidad necesarios hasta entonces.

Además, utiliza nuevos materiales de alta movilidad y técnicas de deformación dentro del silicio para ayudar a mejorar el rendimiento.

Tanto en el TSMC como en los diseños de alianza, la estructura celular subyacente básica para el transistor no ha cambiado. Todavía usan transistores FinFET y una puerta de alta K / metal, las grandes características definitorias del último nodo de proceso.

Debido a retrasos, Intel introdujo recientemente una tercera generación de sus chips de 14nm, conocida como Kaby Lake, y ahora planea seguir con un diseño móvil de baja potencia de 10nm llamado Cannonlake que saldrá a fines del próximo año y otros 14nm. diseño de escritorio conocido como Coffee Lake. Intel aún no ha revelado muchos detalles de su proceso de 10 nm, aparte de decir que espera una mejor escala del transistor de lo que históricamente ha podido lograr y que utilizará la litografía convencional.

Una cosa a tener en cuenta: en todos estos casos, los números de nodo, como 7nm, ya no tienen una relación real con ninguna característica física en los chips. De hecho, la mayoría de los observadores piensan que el nodo actual de 16 nm de TSMC y el nodo actual de 14 nm de Samsung son solo un poco más densos que el nodo de 22 nm de Intel, que comenzó la producción de alto volumen en 2011, y son notablemente menos densos que el nodo de 14 nm de Intel, que comenzó a enviarse en volumen a principios de 2015 La mayoría de las predicciones dicen que los próximos nodos de 10 nm de los que TSMC y Samsung están hablando serán un poco mejores que la producción de Intel de 14 nm, con la probabilidad de que Intel recupere el liderazgo con su propio nodo de 10 nm.

Por supuesto, no sabremos realmente qué tan bien funciona ninguno de estos procesos y qué tipo de rendimiento y costo obtendremos hasta que los chips reales comiencen a enviarse. Debería hacer 2017 y más allá de años muy interesantes para los fabricantes de chips.

¿Qué posibilidades hay de que recomiende PCMag.com?