Nuevos avances en chips prometen mayor duración de la batería

Un par de anuncios de fabricación de chips anuncian cambios importantes en la forma en que se producirán los procesadores en el futuro.

Primero, Taiwan Semiconductor Manufacturing Corp. (TSMC) y ARM dijeron que TSMC ha grabado el procesador ARM de próxima generación en su proceso FinFET de 16 nm. En segundo lugar, Globalfoundries dijo que ha demostrado el apilamiento de chips en 3D mediante un proceso conocido como Through-Silicon Vias (TSV). El anuncio de TSMC muestra que la fundición está en camino de hacer que los FinFET funcionen y que los núcleos de 64 bits de ARM están progresando, mientras que el anuncio de Globalfoundries apunta a poder acelerar las conexiones entre matrices, lo que permite un rendimiento más rápido.

La mayoría de los observadores creen que el proceso FinFET, que implica el uso de un canal vertical o 3D en lugar del transistor plano tradicional para empacar más transistores en un chip mientras continúa escalando el rendimiento y la potencia, es importante para controlar la fuga del transistor. Por lo tanto, hará procesadores más eficientes. Eso es importante porque creo que a todos nos gustaría que nuestros teléfonos y tabletas utilicen menos energía y tengan una mejor duración de la batería.

Intel fue el primero en producir en masa la tecnología FinFET utilizando su tecnología Tri-Gate, y actualmente la utiliza para fabricar sus chips Ivy Bridge de 22 nm. El Common Platform Group, formado por IBM, Globalfoundries y Samsung, dijo recientemente que está en camino de fabricar FinFET en su proceso de 14 nm en 2014 con una producción a gran escala probable en 2015.

En un evento reciente, Globalfoundries dijo que tiene una simulación de un núcleo ARM Cortex-A9 de doble núcleo, mientras que Samsung dijo que ha creado una salida de cinta del ARM Cortex-A7, en ambos casos utilizando sus tecnologías FinFET de 14 nm.

TSMC, el mayor fabricante independiente de semiconductores del mundo, había dicho anteriormente que también fabricará FinFET, en lo que llama su proceso de 16 nm. (Al igual que el enfoque de Common Platform Group, esto parece implicar un cambio en los transistores front-end, pero mantiene el proceso back-end a 20 nm). TSMC fabrica una amplia gama de los procesadores utilizados en los productos actuales, incluidos los procesadores de vanguardia de Qualcomm, Nvidia, Broadcom y muchos otros. El anuncio de hoy dice que TSMC y ARM colaboraron para optimizar el Cortex-A57 para el proceso FinFET, utilizando la IP física Artisan de ARM, las macros de memoria TSMC y varias tecnologías de automatización de diseño electrónico (EDA). El objetivo de construir estas obleas es ajustar el proceso de TSMC y obtener comentarios sobre cómo interactúa el proceso FinFET con la arquitectura.

El Cortex-A57 será el primer núcleo de procesador de ARM que admitirá su arquitectura ARMv8 y, por lo tanto, su primer núcleo de 64 bits. Los núcleos de ARM están incorporados en una amplia gama de procesadores, incluidos los de casi todos los teléfonos móviles, y el cambio a 64 bits debería aportar algunas capacidades nuevas. En particular, varios proveedores están trabajando en chips de servidor de 64 bits utilizando este núcleo, mientras que otros lo emparejarán con un Cortex-A53 de baja potencia en futuros procesadores de aplicaciones para teléfonos móviles. ARM dice que los primeros procesadores en usar los núcleos A57 y A53 aparecerán en 28nm, y uno esperaría ver la producción en 20nm después de eso, luego pasar a la producción FinFET.

En esta primera salida de cinta FinFET de 16 nm, ARM dice que el A57 era más pequeño que un Cortex-A15 a 28 nm, que es de aproximadamente 6 mm ², a pesar de que ofrece nuevas características, como las capacidades de 64 bits. Este recorte implicaba una biblioteca de alto rendimiento, que usa celdas más grandes que las que se usan a menudo en chips móviles, y aún no se ha optimizado para el proceso, por lo que el núcleo resultante puede ser aún más pequeño.

Mientras tanto, Globalfoundries dijo que ha demostrado sus primeras obleas SRAM completamente funcionales que usan TSV en su proceso de 20 nm-LPM (baja potencia para dispositivos móviles). Los TSV permiten el apilamiento 3D de chips, lo que no solo reduce la huella física, sino que también aumenta el ancho de banda y reduce la potencia. Efectivamente, estos integran un material conductor entre múltiples capas de matriz de silicio, creando chips apilados verticalmente. En el enfoque "vía intermedia" de Globalfoundries, las conexiones o vías se insertan en el silicio después de que las obleas hayan completado la parte frontal del proceso, pero antes de comenzar el final de la línea. Al fabricar los TSV después del proceso de inicio de línea, que involucra altas temperaturas, Globalfoundries puede usar cobre para las vías para ofrecer un mejor rendimiento.

Tenga en cuenta que cada vía es en realidad bastante grande en comparación con las características típicas de un procesador moderno, que mide en micras en comparación con los nanómetros utilizados para la producción de transistores. Un procesador de aplicaciones o chip de gráficos típico puede necesitar aproximadamente 1000 de tales vías.

La demostración se realizó en el Fab 8 de Globalfoundries en el condado de Saratoga, Nueva York.

Nuevamente, esto es importante porque la industria ha estado hablando sobre el apilamiento de chips durante mucho tiempo. De hecho, Nvidia dijo recientemente que su procesador de gráficos 2015, conocido como "Volta", incorporará DRAM apilada para mejorar el rendimiento. Se espera que otras fundiciones también tengan ofertas de TSV.

Como para demostrar la importancia de los TSV, varios fabricantes de memoria, fabricantes de chips lógicos, fabricantes de sistemas y fundiciones anunciaron hoy que han alcanzado un consenso sobre un estándar para un "cubo de memoria híbrido", que utiliza múltiples capas físicas de matriz para aumentar tanto la densidad como el ancho de banda de la memoria. Vi este producto por primera vez en una demostración de Micron en el Intel Developer Forum hace unos 18 meses, pero ahora se ha convertido en un grupo llamado Hybrid Memory Cube Consortium e incluye a los tres principales productores de DRAM: Micron, Samsung y SK Hynix.

La nueva especificación cubre conexiones de corto alcance y "alcance ultracorto" a través de capas físicas, especialmente para conexiones a la lógica en aplicaciones como redes de alto rendimiento y pruebas y administración. La especificación inicial incluye hasta 15 Gbps para alcance corto y hasta 10 Gbps para alcance ultracorto. El grupo está estableciendo una meta para actualizarlos a 28Gbps y 15Gbps para el primer trimestre de 2014. (ACTUALIZACIÓN: Micron dice que estará muestreando naves de memoria usando tecnología TSV en el tercer trimestre de 2013, con una producción de volumen esperada en la primera mitad de 2014). 2014.)

No verá productos de 16 nm este año; la industria no cambiará a productos de 20 nm hasta el final del año o principios del próximo año. Tampoco verá procesadores que incluyan TSV de inmediato. De hecho, ni TSMC ni Globalfoundries dieron fechas de producción reales para estas tecnologías. Aún así, varias combinaciones de estas tecnologías y otras deberían producir algunos productos interesantes a fines del próximo año, o más probablemente, en 2015.