La ley de Moore en transición

Si alguna vez necesitamos confirmación de que la transición al siguiente paso en la Ley de Moore se ha vuelto más difícil, el anuncio de Intel la semana pasada de que sus chips de 10 nm se retrasarían hasta la segunda mitad de 2017 parece haber demostrado el caso. Sin embargo, los recientes anuncios de un grupo de otras compañías en la conferencia Semicon West de la semana pasada indican que los informes de la muerte de la Ley han sido muy exagerados.

El CEO de Intel, Brian Krzanich, anunció el retraso de 10 nm durante la llamada de ganancias del segundo trimestre de la compañía. Los chips se esperaban previamente hacia fines del próximo año o principios de 2017. Mientras tanto, la segunda línea de 14 nm de la compañía, el procesador Core de sexta generación conocido como Skylake, ha sido calificado y debería comenzar a enviarse este trimestre (luego de la introducción del primer Productos de 14nm, conocidos como Broadwell, en una versión única a fines del año pasado, y más ampliamente a principios de este año). Según Krzanich, habrá otra familia de chips de 14nm conocida como Kaby Lake, construida utilizando la arquitectura Skylake con algunas mejoras de rendimiento, que saldrá en la segunda mitad de 2016, mientras que el primer producto de 10nm, conocido como Cannonlake, ahora está listo para llegar al segunda mitad de 2017.

Recuerde que la transición de 22nm a 14nm se retrasó de manera similar, con Krzanich citando la dificultad de la litografía y el número de pasos de patrones múltiples necesarios cuando se mueve a cada nuevo nodo como la causa del retraso. Señaló que Intel está asumiendo que los chips de 10 nm no se fabricarán con tecnología de litografía ultravioleta extrema (EUV), lo que hace que este sea el período de tiempo más largo en la fabricación de chips sin un cambio a una forma más avanzada de litografía.

En general, dijo, Intel ahora está asumiendo que tomará 2, 5 años entre los nodos de proceso (tenga en cuenta que Intel envió los primeros chips "Ivy Bridge" de 22 nm a principios de 2012).

Krzanich continuó diciendo que a medida que Intel pase de 10 nm a 7 nm, "siempre se esforzarán por volver a dos años" entre los nodos. Y dijo que Intel monitorearía la madurez del EUV, los cambios en la ciencia de los materiales y la complejidad del producto al tomar su decisión de tiempo.

TSMC reitera 10 nm a principios de 2017

Si todo lo que sugiere que la Ley de Moore se está desacelerando, las noticias de las fundiciones de semiconductores, que fabrican chips para compañías de semiconductores sin fama como Qualcomm, MediaTek y Nvidia, indican que las cosas se están acelerando. O al menos que están cerrando un poco la brecha con Intel.

Taiwan Semiconductor Manufacturing Corp. (TSMC), la fundición más grande del mundo, dijo que estaba en camino de enviar 10 nm en el primer trimestre de 2017. TSMC dijo que comenzó la producción en volumen de sus primeros procesadores FinFET de 16 nm en el segundo trimestre, con envíos que comienzan este mes. (Esto significa envíos a los clientes de TSMC, no a los usuarios finales; todavía no hemos visto tal chip enviado en el producto final, aunque esperamos eso en los próximos meses).

El co-CEO de TSMC, Mark Liu, dijo que su proceso de 10 nm está en camino con el envío de productos reales a principios de 2017. Dijo que las piezas de 10 nm serán un 15% más rápidas con la misma potencia total, o usarán un 35% menos de energía a la misma velocidad, con más que el doble de la densidad de la puerta del proceso de 16 nm.

Si todo esto sucede, los productos fabricados en el proceso de 10 nm de TSMC podrían llegar al mercado aproximadamente un cuarto antes de los realizados en el proceso de 10 nm de Intel, lo que sería un gran cambio en la industria. Sin embargo, tenga en cuenta que TSMC ha anunciado retrasos en el pasado: hace poco más de un año, dijo que esperaba que la producción de riesgo de 10 nm comenzara a fines de 2015, y citó objetivos de velocidad y potencia más agresivos.

Mientras tanto, la otra gran fundición de chips de vanguardia, Samsung, ha dicho que comenzará la producción en masa de chips de 10 nm a finales de 2016. Samsung envió su primer producto FinFET de 14 nm, el Exynos 7 Octa a principios de este año en sus teléfonos Galaxy S6. Eso fue solo un poco después de los primeros envíos de volumen de 14 nm de Intel (aunque los dos procesos son un poco diferentes), un gran cambio con respecto a la era en que Intel tenía una larga ventaja en la tecnología de procesos.

Samsung también ha licenciado su tecnología de 14 nm a GlobalFoundries, que dijo que estará en la rampa de volumen de la tecnología de 14 nm a finales de este año. Los clientes de GlobalFoundries incluyen AMD, que afirma que planea lanzar tecnología FinFET de 14 nm en varios productos a lo largo de 2016, y recientemente adquirió el negocio de fabricación de chips de IBM.

GlobalFoundries ofrece 22nm FD-SOI

GlobalFoundries también planea ofrecer una solución diferente llamada 22nm FD-SOI (silicio sobre aislante completamente agotado), anunciada la semana pasada. Este proceso utiliza transistores planos convencionales, en lugar de 3D FinFET, pero aquí se fabrican en un tipo diferente de oblea conocida como SOI. GlobalFoundries afirma que con este enfoque puede producir chips que ofrecen un mejor rendimiento y una potencia más baja que el proceso plano de 28nm comúnmente utilizado a un costo comparable (y un costo mucho más bajo que los FinFET de 14nm, que requieren muchos más pases utilizando la litografía de inmersión de 193nm). GlobalFoundries dice que el proceso da como resultado un tamaño de troquel un 20% más pequeño en comparación con los 28 nm.

Si bien el fab dice que FinFET proporciona más rendimiento y es necesario en algunas aplicaciones, cree que el nuevo proceso también es adecuado para los principales mercados móviles, de Internet de las cosas, RF y redes. En comparación con los productos FinFET de 14 nm, GlobalFoundries dice que el proceso requiere casi un 50% menos de capas de litografía de inmersión, lo que reducirá los costos.

Samsung también está planeando una oferta de FD-SOI, aunque a 28nm.

Más adelante, IBM y sus socios anunciaron recientemente que produjeron chips de prueba de 7 nm en un laboratorio, aunque, por supuesto, hay un largo camino entre el laboratorio y la producción en volumen.

Semicon West muestra nuevas herramientas

El futuro de la fabricación de chips también fue un tema en la conferencia Semicon West de la semana pasada, donde los fabricantes de equipos de fabricación de semiconductores discutieron el progreso que han logrado en la nueva tecnología.

Parece haber un consenso general sobre la hoja de ruta lógica, aunque el momento no está claro. Es probable que el próximo paso sea un cambio hacia materiales alternativos, en particular nuevos materiales de canal (como los utilizados por IBM en su chip de prueba de 7 nm), como el silicio germanio (SiGE) y el arseniuro de indio y galio (InGaAs). La idea es que dichos materiales extenderán el uso de los diseños FinFET por un par de generaciones más, y luego la industria podría cambiar a una nueva estructura de transistores por completo, tal vez a transistores de puerta a veces llamados nanocables, en algún lugar alrededor del nodo de 5 nm.

En litografía, ASML dijo que su objetivo para el equipo de EUV es de 1, 000 obleas por día con una disponibilidad del 50%, y también que todavía está en el objetivo de tener el EUV listo para la producción de 7 nm, aunque solo se usará para entre cinco y diez capas críticas. y la litografía de 193 nm seguirá haciendo la mayor parte del trabajo. Habiendo anunciado anteriormente que un cliente estadounidense no identificado, que se suponía que era Intel por casi todos los observadores, había aceptado comprar 15 herramientas de litografía EUV, ASML confirmó que Intel había comprado seis sistemas, con dos que se entregarán este año.

Si bien la mayor parte de la discusión de la Ley de Moore se ha centrado en los chips lógicos, debe tenerse en cuenta que los chips de memoria también están en transición. La reducción de DRAM se ha reducido drásticamente. La mayoría de los fabricantes están ahora en la transición a DRAM de 20 nm con quizás una o dos generaciones más por delante. Cualquier avance adicional en la densidad o el costo tendrá que provenir de una capacidad de fabricación adicional, tamaños de obleas más grandes (450 mm), apilamiento de chips 3D (cubos de memoria híbridos), o quizás un nuevo tipo de memoria como MRAM.

En la memoria flash NAND, la situación es un poco diferente. La memoria flash NAND ya está por debajo de 20 nm y, al igual que DRAM, se está quedando sin espacio para escalar mucho más, pero en este caso hay una alternativa clara. El tema candente es 3D NAND, que utiliza múltiples capas de celdas de memoria fabricadas con películas muy delgadas y uniformes. Los tamaños de las características de las celdas individuales ya no necesitan ser tan pequeños (se relajan de nuevo a alrededor de 40-50 nm), pero la densidad continúa escalando, potencialmente a 1 terabit en un chip, agregando más capas. La litografía es mucho más fácil, pero requiere herramientas más avanzadas de nivel atómico para depositar y grabar estas matrices de memoria.

Samsung ya está en producción en volumen, y su NAND 3D de segunda generación con 32 capas puede empacar hasta 128 Gb (16 GB) en un solo chip. Esta semana, Samsung anunció una nueva generación de SSD empresariales de 6 Gbps que pueden almacenar hasta 3.86 TB de datos en un formato de 2.5 pulgadas, utilizando estos chips de 128 Gb. Se espera que tanto la alianza Micron / Intel como SK Hynix comiencen la producción en masa de 3D NAND a finales de este año. Micron e Intel afirman que su tecnología de espacio de aire les permitirá hacer chips más densos, comenzando a 256 Gb y 384 Gb, mientras que SK Hynix planea usar 36 capas, seguidas de 48 capas el próximo año, para escalar la densidad. Toshiba y SanDisk seguirán en algún momento del próximo año. En Semicon West, las compañías de equipos dijeron que la transición a 3D NAND está ocurriendo más rápido de lo esperado, y según algunas estimaciones, el 15 por ciento de la capacidad mundial por bits habrá cambiado para fines de este año.