Video: ¿En que consiste la Ley de Moore? | Breve explicación (Noviembre 2024)
Recientemente ha habido una serie de historias sobre cómo la Ley de Moore está llegando a su fin. Eso no es particularmente sorprendente: la gente ha estado prediciendo su desaparición durante literalmente décadas, y ya he abordado los problemas antes, pero la discusión ha cobrado nueva vida. Una historia en la revista Nature de M. Mitchell Waldrop confirma lo que la mayoría de la industria sospechaba: que la próxima generación de la Hoja de ruta internacional de tecnología para semiconductores (ITRS) se centrará no en hacer que los transistores sean más pequeños, sino más bien en desarrollar avances de chips para aplicaciones específicas.
La Ley de Moore, por supuesto, se basa en la observación hecha por Gordon Moore (que luego pasaría a ser cofundador de Intel), en la edición de abril de 1965 de Electronics , de que el número de transistores en un procesador se duplicaba cada año. (Una copia está en línea aquí.) En 1975, se había demostrado que era correcto, pero cambió su estimación de duplicación de chips a cada dos años, un ritmo que la industria siguió en gran medida hasta hace poco.
En 1991, la industria de semiconductores de EE. UU. Comenzó lo que se convertiría en el ITRS con contribuciones de grupos industriales de Europa, Japón, Taiwán y Corea del Sur. Con los años, ha habido muchos cambios en esta hoja de ruta. Hasta principios de la década de 2000, no solo el número de transistores en un chip se duplicaba cada generación, sino que también aumentaban las velocidades de reloj, lo que también daba un aumento evidente del rendimiento. Los chips siguieron lo que se llamó escalamiento de Dennard, basado en un artículo de 1974 que decía que a medida que los transistores escalaban, el rendimiento aumentaba aproximadamente el mismo factor con la misma potencia. Pero cuando los chips llegaron a menos de 90 nm, eso dejó de funcionar, y después de que los chips alcanzaron 3GHz o 4GHz, simplemente usaron demasiada energía y se calentaron demasiado. En lugar de usar núcleos más rápidos, la industria recurrió a usar más núcleos, que funcionan en algunas aplicaciones pero no en otras. Mientras tanto, los chips móviles se hicieron más populares, trayendo consigo un requisito de uso de energía aún menor.
Otro gran cambio vino con los materiales. Durante la mayor parte de este período, los chips fueron en su mayoría MOSFET o transistores de efecto de campo de óxido de metal-silicio, lo que significa que los materiales básicos eran bastante simples. En la última década, hemos visto la introducción de silicio tensado, puerta de metal de alta k y tecnologías FinFET, todos métodos para aumentar la densidad y el rendimiento más allá de lo que los materiales y diseños tradicionales podrían lograr. La mayoría de los observadores piensan que a medida que lleguemos a la producción de 7 nm y más abajo, necesitaremos materiales alternativos más nuevos como el silicio germanio (SiGE) y el arseniuro de indio y galio (InGaAs) y que eventualmente podemos pasar a una estructura de transistor diferente, como la puerta de entrada. transistores alrededor conocidos como nanocables.
Recientemente, las herramientas de litografía, las que iluminan las luces que activan los materiales en la oblea de silicio para dibujar los patrones del diseño del chip, también han sido relativamente estáticas, con la litografía de inmersión de 193 nm que ha sido un estándar durante años. Sin su reemplazo, conocido como litografía ultravioleta extrema (EUV), los fabricantes de chips se ven obligados a usar patrones múltiples, lo que aumenta los costos. ASML y sus socios han estado trabajando en EUV durante algún tiempo, y ahora parece estar dirigido a la producción de 7 nm.
La combinación del final de la escala de Dennard, los nuevos materiales y los patrones múltiples han aumentado los costos de implementar cada nueva generación de tecnología. Y se ha vuelto más difícil hacerlo, ya que Intel dijo recientemente que sus planes para 10 nm eran dos años y medio después de la introducción de 14 nm, lo que significa que esto ocurriría en 2017. Samsung y TSMC también están hablando de preparar chips de 10 nm para la producción en masa en 2017, y es posible que incluso puedan vencer a Intel en este nodo (aunque, por supuesto, hay preguntas sobre la denominación de nodos y si sus procesos son tan densos como los de Intel).
Los cambios en la hoja de ruta de ITRS no niegan que el escalado continuo sucederá por un tiempo, aunque ya no en la cadencia de dos años a la que estamos acostumbrados, y con límites físicos reales. Pero la nueva versión, llamada Hoja de ruta internacional para dispositivos y sistemas, aparentemente enfatiza diferentes tipos de tecnología para diferentes aplicaciones, como sensores, teléfonos inteligentes y servidores; y combina diferentes tipos de transistores para diferentes cosas, como memoria 3D, administración de energía o señales analógicas.
Entonces, ¿la Ley de Moore está realmente muerta esta vez? Lo dudo. Intel sigue diciendo "La Ley de Moore está viva y bien" y ellos y otros dan buenas razones por las cuales los chips continuarán volviéndose más densos durante la próxima década, incluso a medida que los costos continúen aumentando. Pero no hay duda de que veremos muchos cambios en el diseño del chip, a medida que nos alejemos cada vez más del concepto de un diseño único que se escala desde dispositivos pequeños hasta el centro de datos. Y eso significa que los diseñadores de chips enfrentarán algunas decisiones arriesgadas, y que los clientes deberán ser aún más cuidadosos con las selecciones que realicen.
