Video: Como hacer patatas fritas crujientes. Trucos de cocina (Noviembre 2024)
Una de las grandes cosas en la Conferencia Internacional de Circuitos de Estado Sólido (ISSCC) de esta semana fue una discusión sobre cómo la industria creará procesadores a 10 nm o menos, y si hacerlo será rentable.
El miembro principal de Intel, Mark Bohr, dio una charla altamente cubierta en un panel donde reiteró la creencia de Intel de que la Ley de Moore, el concepto de que la densidad de chips puede duplicarse en cada generación sucesiva, continúa. Como dijo Intel anteriormente, Bohr dijo que cree que puede fabricar chips a 10 nm e incluso a 7 nm utilizando las herramientas de litografía existentes, aunque ciertamente le gustaría tener herramientas de litografía ultravioleta extrema (EUV) listas para funcionar a 7 nm.
Su gran punto fue que el escalado continuo siempre ha requerido nuevas innovaciones en los procesos y el diseño (como la introducción de conexiones de cobre, silicio tensado, puerta de alta K / metal y tecnología FinFET), y que será necesaria más innovación para continuar escala a 10 y 7 nm y menos. Pero no dio ningún detalle nuevo sobre los cambios en el proceso, los materiales o las estructuras que Intel usará en los nuevos nodos.
Contrariamente a algunos informes publicados, Bohr no confirmó que Intel enviará piezas de 10 nm en 2016. (Dado que Intel envió sus primeros chips de 14 nm a fines de 2014, el envío de 10 nm el próximo año coincidiría con la cadencia típica de dos años del proceso nodos; cuando le pregunté al CEO de Intel, Brian Krzanich, si la cadencia de dos años continuará, dijo que Intel creía que podía.) El proceso de 14 nm de Intel se aceleró más lentamente de lo esperado, y mientras Bohr dijo que su línea piloto de 10 nm muestra una mejora del 50 por ciento en En comparación con el rendimiento de 14nm en el mismo punto de su progreso, la empresa no quiere hacer un compromiso firme.
Bohr dejó en claro que esperaba que no solo continuara el escalado de chips, sino que si bien el costo de hacer que cada oblea continúe aumentando, el aumento de la densidad de los transistores será suficiente para que el costo de fabricación por transistor de Intel continúe disminuyendo lo suficiente como para hacerlo vale la pena seguir escalando. Él ha dicho esto antes, pero contrasta con algunas otras compañías que han sido más escépticas.
Señaló que la historia del diseño de chips incluye una integración cada vez mayor, con los diseños modernos de System-on-Chip (SoC) que ahora integran cosas como diferentes niveles de potencia, componentes analógicos y sistemas de entrada-salida de alto voltaje. El futuro puede prestarse a chips 2.5D (donde las matrices separadas están conectadas a través de un bus interno en el paquete) o incluso a chips 3D (donde las vías de silicio o TSV conectan matrices de chips múltiples). Dijo que tales sistemas serán buenos para el sistema integración, pero pobre por bajo costo.
Bohr dijo que los chips 3D con TSV en realidad no funcionan para CPU de alto rendimiento porque no se puede obtener suficiente densidad de TSV o lidiar con los problemas térmicos, y que incluso en SoC móviles, donde es técnicamente más factible, no Realmente se ha utilizado todavía porque agrega demasiado costo.
Otros proveedores tenían perspectivas diferentes, como era de esperar.
Kinam Kim, presidente de Samsung Electronics, señaló que la densidad, la cantidad de transistores por área de chip, ha seguido aumentando.
Pero también señaló que nos estamos acercando a un límite teórico de 1, 5 nm, y que con EUV combinado con la impresión de patrones cuádruples, es teóricamente posible llegar a 3, 25 nm. Pero esperaba que para llegar allí, la industria necesitará nuevas herramientas, estructuras y materiales.
Por ejemplo, sugirió que Samsung podría trasladar su producción lógica de FinFET (que Intel comenzó a producir hace unos años, y Samsung acaba de comenzar a enviar) a los contactos de puerta y alrededor de 7 nm, seguidos por los FET de túnel. En ese momento, la compañía también está considerando nuevos materiales. Señaló que la tecnología DRAM y NAND ya incluye muchas características nuevas, incluida la fabricación en 3D.
Si bien la empresa líder de fundición TSMC no dio una presentación tecnológica específica, también está trabajando en nuevos materiales y estructuras a medida que prepara el desarrollo de su fabricación de 16 nm este año y los futuros nodos por venir.
Estaba particularmente interesado en una visión algo diferente de hacia dónde se dirigía la industria dada por Sehat Sutardja, CEO de Marvell Technology Group.
Se quejó de que el costo de crear una "máscara" (la plantilla para crear un chip) era más del doble de cada generación, y que a las tasas actuales, podría llegar a $ 10 millones en 2018. Como resultado de estos costos de máscara y La investigación y el desarrollo, dijo, hacer un SoC en la tecnología FinFET actual solo tiene sentido si el volumen de vida útil total del chip será muy grande: 25 millones de unidades o más. Sin embargo, el mercado está tan fragmentado que es difícil para la mayoría de las empresas tener un volumen lo suficientemente grande.
Sutardja dijo que los SoC móviles actuales tienen "demasiada integración para nuestro propio bien", y señaló cuántas de las funciones que están integradas en un chip móvil (como Southbridge para conexiones de E / S, opciones de conectividad para Wi-Fi y Bluetooth, y el módem) todavía no están integrados en procesadores de escritorio y portátiles.
En cambio, propuso que la industria pasara a lo que llamó MoChi (para Modular Chip), que implicará un concepto similar al de Lego de conectar componentes individuales en un "SoC virtual". Esto, dijo, permitirá una separación de las funciones de cálculo y no cálculo, con las funciones de CPU y GPU producidas en los nodos más avanzados, y otras funciones en nodos diferentes y menos costosos. Estos componentes se conectarán a través de una interconexión que será una extensión del bus AXI. Es una idea interesante, particularmente para los vendedores más pequeños, aunque muchas compañías probablemente necesitarán participar para hacer de este un estándar viable.
Llegar a chips más nuevos y mejores nunca ha sido fácil, pero ahora parece más difícil de lo que ha sido, y ciertamente más caro. El resultado podría ser menos competidores y más tiempo entre nodos, pero aún parece que la escala de chips continuará.
