Video: 7 нм техпроцесс ЧТО ЭТО? (Noviembre 2024)
Si bien dio muy pocos detalles sobre sus planes de producción futuros, Intel utilizó su reunión de inversores la semana pasada para enfatizar lo importante que considera la Ley de Moore, la declaración del cofundador Gordon Moore de que la densidad de chips se duplicará cada dos años. La compañía habló sobre cómo su proceso de producción de 14 nm, que ahora se utiliza para su Core M y las próximas líneas Broadwell más amplias, mostró una escala de generación completa y dijo que esperaba una escala similar de sus futuros nodos de 10 y 7 nm, a pesar del aumento de los gastos de capital necesarios en cada nodo
El CEO Brian Krzanich comenzó la reunión hablando sobre cómo la Ley de Moore alcanzará su 50 aniversario el próximo año y dijo que sigue siendo uno de los imperativos estratégicos clave para la compañía. "Es nuestro trabajo mantenerlo funcionando el mayor tiempo posible", dijo.
Pero recayó principalmente en Bill Holt (arriba), gerente general del grupo de tecnología y administración, para explicar cómo la compañía llegará allí.
Holt señaló los problemas que Intel ha tenido al aumentar la tecnología de 14nm, y señaló que tomó más de 2.5 años lograr que el proceso de 14nm tuviera un buen rendimiento, en lugar de la cadencia normal de dos años. Actualmente, el rendimiento de 14 nm todavía no es tan bueno como el que obtiene la empresa con 22 nm, pero está "en un rango saludable" y está comenzando a converger con el proceso anterior, que según él fue el proceso de mayor rendimiento de Intel. Como resultado, dijo, los costos de fabricación de esas piezas son un poco más altos en el cuarto trimestre, lo que afectará los márgenes a principios del próximo año, pero que esperaba que eso cambiara más adelante en 2015. "La verdadera reducción de costos sigue siendo posible en un entorno de capital intensivo ", Dijo Holt.
Después de algunas de las presentaciones que vi en el Intel Developer Forum hace un par de meses, Holt explicó por qué el nodo de 14 nm era un verdadero reductor, incluso cuando estuvo de acuerdo en que la nomenclatura de 14 nm no tenía sentido. "No hay nada de eso en 14", dijo.
Pero en comparación con su predecesor Haswell de 22nm, el tono entre las aletas en el diseño FinFET se redujo a 0.70x (lo que señaló era el objetivo, ya que una reducción del 30 por ciento en cada dimensión daría como resultado una reducción a la mitad del área de un morir, suponiendo que tuviera el mismo número de transistores), pero que el paso de la puerta solo se redujo a 0.78x. Pero, señaló, el tono de interconexión aumentó más de lo normal a 0, 65x (de 80 nm a 52 nm) y la combinación hace que el chip completo se acerque a un 50 por ciento más pequeño (todas las demás cosas son iguales). Señaló que esto varía en diferentes partes del chip, con la escala de la SRAM en 0.54x, pero las interconexiones y los gráficos muestran más escala.
Para que esto funcione, Intel creó transistores con menos aletas, más apretadas y más largas para crear los transistores. En otras palabras, las aletas no solo se unieron, sino que ahora son más largas.
Otros cambios en esta versión incluyen el primer uso de Intel de espacios de aire "intencionales" entre componentes, lo que permite un mejor rendimiento de interconexión.
Comparando un chip Broadwell de 14nm con una versión Haswell de 22nm, Holt dijo que el nuevo chip tiene un 35 por ciento más de transistores (1.300 millones), pero es un 37 por ciento más pequeño, por lo que muestra un aumento de 2.2x en la densidad del transistor con los transistores adicionales que van hacia cosas como mejoras Rendimiento gráfico.
En general, dijo, hay que "escalar" para reducir los costos, un área donde Holt dijo que creía que Intel estaba por delante de competidores como Samsung y Taiwan Semiconductor Manufacturing Corp. (TSMC). Dijo que el costo por transistor sigue cayendo e incluso está ligeramente por debajo de la línea de tendencia histórica a 14 nm, y predijo que continuaría por debajo de la línea a 10 nm y a 7 nm. Y, dijo, los nuevos nodos proporcionarían no solo costos, sino también mejoras en el rendimiento. Al menos hasta 7 nm, dijo, "podemos seguir cumpliendo las promesas de la Ley de Moore".
En otra presentación, la directora financiera Stacy Smith explicó el alto costo de llegar a cada nuevo nodo, mostrando el gasto de capital relativo necesario para producir cada nodo. Dijo que se estaba volviendo más difícil y más intensivo en capital.
Señaló que ha habido un "aumento" en los costos a partir de 22 nm, debido a la necesidad de múltiples patrones (la necesidad de usar la litografía varias veces en ciertas capas del dado), pero dijo que el número de inicios de obleas se ha reducido desde el nodo de 32 nm porque el tamaño de matriz promedio ponderado ahora es más pequeño. Sin embargo, en general, el nodo de 14 nm es un 30 por ciento más intensivo en capital que la generación anterior, pero el chip básico es un 37 por ciento más pequeño.
En total, Intel gastará alrededor de $ 11 mil millones en gastos de capital en 2014 con planes de gastar alrededor de $ 10.5 mil millones en 2015. Alrededor de $ 7.3 mil millones del gasto de 2014 es para desarrollar la capacidad de fabricación, y el resto se destinará a investigación y desarrollo para futuros nodos y para desarrollo de obleas de 450 mm y gastos corporativos típicos como edificios de oficinas y computadoras.
Los gastos son tantos, dijo, que en parte es por eso que ahora solo hay cuatro compañías en el mundo que crean manufactura lógica de vanguardia: Intel, Global Foundries, Samsung y TSMC.
En las preguntas posteriores a sus presentaciones, los ejecutivos de Intel tuvieron cuidado de no dar demasiada información. Cuando se le preguntó sobre los costos y la posibilidad de cambiar a la litografía EUV, Holt dijo que el gráfico de costos era "intencionalmente ambiguo" porque no saben qué tan por debajo del costo histórico por línea de transistor estarían los siguientes nodos. Dijo que creía que podían pasar de la línea sin EUV, "pero no quiero".
Krzanich dijo que la compañía cree que señaló demasiadas de sus intenciones a la industria sobre sus planes de 14 nm, por lo que "seremos un poco más prudentes al divulgar información" sobre nuevos nodos de fabricación. No se comprometería con la cadencia familiar de Tick / Tock de la compañía de lanzar un nuevo nodo de proceso un año y una nueva arquitectura al año siguiente, aunque Smith dijo que la compañía espera tener una "cadencia bastante normal" y "hablará sobre 10 nm en los próximos 12 o 18 meses cuando sea apropiado ".
3D NAND y el camino hacia los SSD de 10 TB
En otra área de la tecnología, Rob Crooke, gerente general del Grupo de soluciones de memoria no volátil de Intel (arriba), habló sobre la nueva tecnología 3D en la fabricación de chips flash NAND utilizados en SSD y dispositivos similares. Sugirió que los dispositivos de estado sólido están "solo al comienzo de la curva de adopción" y dijo que los datos quieren estar más cerca de la CPU con solo una economía que los mantenga separados.
Señaló que Intel hizo su primer SSD, un modelo de 12 megabytes, en 1992 y dijo que la tecnología actual es 200, 000 veces más densa hoy en día. La tecnología actual de Intel, desarrollada en una empresa conjunta con Micron, creó un chip de memoria NAND de 256 gigabits utilizando tecnología 3D. En esta tecnología, la memoria se mantiene en cubos de transistores en lugar del diseño tradicional de "tablero de ajedrez" e involucra 32 capas de materiales con aproximadamente 4 mil millones de agujeros para almacenar los bits. Como resultado, dijo, podría crear 1 terabyte de almacenamiento en aproximadamente 2 mm y más de 10 TB en un factor de forma SSD tradicional.
Además del tamaño pequeño, Crooke dijo que las unidades SSD ofrecían grandes mejoras de rendimiento, diciendo que 4 pulgadas de almacenamiento NAND podrían entregar 11 millones de IOPS (operaciones de entrada / salida por segundo), lo que de otro modo requeriría 500 pies de almacenamiento tradicional en el disco duro. (Señaló que si bien los discos duros continúan volviéndose más densos, en realidad no han ganado velocidad).
