Video: ¿En que consiste la Ley de Moore? | Breve explicación (Noviembre 2024)
Me intrigó la cobertura del comunicado de prensa de IBM de ayer, que reveló una alianza que produjo los primeros chips de prueba de 7 nm con transistores en funcionamiento.
Es un buen paso para demostrar que la reducción de la densidad del transistor puede continuar hasta ese nodo, pero también es importante tener en cuenta que el grupo de IBM está lejos de ser el único grupo que intenta alcanzar este nuevo nodo, y que hay muchos pasos entre ahora y produccion actual.
El anuncio indicó que los chips fueron producidos en las Escuelas de Ciencia e Ingeniería a Nanoescala del Instituto Politécnico SUNY (SUNY Poly CNSE) por una alianza que incluye IBM Research, GlobalFoundries y Samsung. Esos grupos han estado trabajando juntos durante algún tiempo: IBM en un momento tenía una "plataforma común" que creaba chips junto con Samsung y GlobalFoundries. Si bien esta plataforma ya no existe, los grupos aún trabajan juntos: IBM vendió recientemente sus instalaciones de fabricación de chips y muchas de sus patentes de chips a GlobalFoundries (que tiene una gran fábrica de chips al norte de Albany), y GlobalFoundries ha licenciado la tecnología de proceso de 14nm de Samsung para hacer chips en ese nodo.
Los transistores más pequeños son importantes: cuanto más pequeño es el transistor, más pueden caber en un chip, y más transistores significan chips más potentes. IBM cree que la nueva tecnología podría permitir chips con más de 20 mil millones de transistores, lo que sería un gran paso adelante de la tecnología existente; Los chips más avanzados de hoy se fabrican con tecnología de 14 nm, que hasta ahora solo Intel y Samsung han enviado, aunque TSMC está programado para comenzar la producción en masa de chips de 16 nm a finales de este año. Un avance de 7 nm sería un gran paso adelante.
La tecnología real involucraba transistores creados con canales de Silicon Germanium (SiGe) fabricados usando litografía Extreme Ultraviolet (EUV) en múltiples niveles. IBM dijo que ambos fueron los primeros en la industria, y este es el primer anuncio formal que he visto de chips que funcionan con ambas tecnologías.
Sin embargo, tenga en cuenta que otros grupos están trabajando con estas mismas tecnologías. Cada fabricante de chips está evaluando la tecnología EUV, principalmente utilizando equipos de fabricación de chips de ASML. Intel, Samsung y TSMC han invertido en ASML para ayudar a desarrollar la tecnología EUV, y recientemente, ASML dijo que un cliente estadounidense, probablemente Intel, acordó comprar 15 herramientas de este tipo.
Puede ser que el uso de canales SiGe sea el desarrollo más significativo. Numerosas compañías han considerado tipos de materiales distintos al silicio, materiales que podrían permitir una conmutación de transistores más rápida y menores requisitos de energía. Materiales aplicados, por ejemplo, ha hablado sobre el uso de SiGe a 10 nm o 7 nm.
De hecho, muchas compañías, incluidas IBM e Intel, hablan de ir más allá de SiGe a materiales conocidos como compuestos III-V, como el arseniuro de indio y galio (InGaAs), que exhiben una mayor movilidad de electrones. IBM demostró recientemente una técnica para usar InGaAS en obleas de silicio.
El anuncio de ayer es interesante desde la perspectiva del laboratorio debido a las tecnologías involucradas, pero siempre hay una brecha significativa entre la innovación del laboratorio y la producción en masa rentable. La producción en masa de chips de 10 nm, que vendrá antes que los de 7 nm, aún no ha sido un éxito.
Una gran preocupación ha sido el alto costo de pasar a nuevas tecnologías. Si bien Intel, Samsung y TSMC han podido pasar a nodos más pequeños, el costo de crear diseños de chips en dichos nodos es más costoso, en parte debido a la complejidad del diseño y en parte porque se requieren más pasos cuando se utilizan técnicas como el doble - patrón: algo que EUV podría aliviar, pero que probablemente no eliminará. También ha habido preocupación de que el escalado real de la densidad del chip se haya ralentizado: el anuncio de IBM dijo que su proceso de 7 nm "logró cerca de un 50 por ciento de mejoras de escalado de área sobre la tecnología más avanzada de hoy". Eso es bueno, pero la escala tradicional de la Ley de Moore le brinda una mejora del 50 por ciento cada generación, y 7 nm está a dos generaciones de distancia.
En un ritmo típico de la Ley de Moore, es de esperar que la fabricación de 10 nm comience a fines del próximo año (ya que los primeros chips de 14 nm comenzaron a fabricarse a fines de 2014), pero la transición a la lógica de 14 nm tomó más tiempo del esperado para todos fabricantes de chips. Los fabricantes de DRAM están creando nuevas generaciones que exhiben una escala de menos del 50 por ciento, a medida que la DRAM se acerca a los límites moleculares, y los fabricantes de NAND retroceden en su mayoría de la escala plana y en su lugar se centran en 3D NAND en geometrías más grandes. Por lo tanto, no será tan sorprendente ver que el tiempo entre generaciones se alargue o que la escala sea menos dramática. Por otro lado, los ejecutivos de Intel han dicho que si bien el costo de hacer cada oblea continúa aumentando para las nuevas tecnologías, esperan continuar obteniendo avances de escala tradicionales en las próximas generaciones, de modo que el costo por transistor continuará disminuyendo a un tasa suficiente para que valga la pena continuar escalando. (Intel también dijo que creía que podría ganar 7 nm sin EUV si fuera necesario, aunque preferiría tener EUV).
El trabajo de IBM, SUNY Poly y sus socios en chips de 7 nm parece ser un paso importante en el camino para preparar dichos chips para la producción en masa hacia el final de la década. Aunque todavía estamos muy lejos de la producción en masa rentable, este anuncio es una clara señal de que incluso si la Ley de Moore puede estar disminuyendo, continuará durante al menos otras dos generaciones.
