Foro de tecnología de plataforma común: fabricación de chips a 14 nm o menos

Ayer asistí al Foro de Tecnología de Plataforma Común, donde IBM, Globalfoundries y Samsung presentaron la tecnología que utilizarán para fabricar chips en el futuro. Este grupo, creado originalmente por IBM para distribuir sus tecnologías de fabricación de chips, esencialmente toma un proceso básico creado por IBM y sus socios, y luego lo traslada a Globalfoundries y Samsung para la fabricación de gran volumen.

Aquí están los aspectos más destacados:

El desarrollo de la tecnología de proceso FinFET de 14 nm (creación de transistores similares a 3D) parece estar en camino, muy probablemente con las fundiciones que comienzan la producción en 2014 y los productos basados ​​en esa producción que probablemente aparezcan en 2015. (Intel ya está enviando FinFET, lo que llama Transistores "Tri-Gate", de 22 nm, pero Intel es diferente, ya que es principalmente su propio cliente, con un diseño básico único, y las fundiciones deben admitir una gama mucho más amplia de clientes.) Tenga en cuenta que la versión de plataforma común de este proceso, como discutió anteriormente Globalfoundries, combina la tecnología FinFET en el "front-end" con el mismo "back-end" que su proceso de 20 nm.

Si bien todos están de acuerdo en que la litografía EUV (ultravioleta extrema) será necesaria en algún momento en el futuro, está tardando más en desarrollarse y enfrenta más problemas de lo esperado. Ahora no es probable que se use hasta la producción de 7 nm o incluso más tarde.

Donde el grupo de Plataforma Común alguna vez habló sobre hacer que sus procesos sean idénticos a cada uno de sus fabricantes para que los clientes puedan migrar de uno a otro fácilmente, el enfoque ahora parece estar en crear una tecnología de proceso central y luego dejar que las fundiciones individuales (Globalfoundries y Samsung) personalizarlos para sus clientes específicos.

La migración a producción de 20 nm y 14 nm no creará tanta reducción de costos por transistor, como los fabricantes esperan de los nuevos nodos de proceso. (Por lo general, obtienes el doble de transistores por nodo, la Ley de Moore, pero a un costo un poco más alto). Pero 20 nm agrega más costo porque requerirá "doble patrón" de litografía por primera vez, y el nodo de 14 nm es el Común Los socios de la plataforma de los que se habla no son realmente una reducción total, ya que utiliza el "back-end" de 20 nm. Pero los ejecutivos dijeron que esperan volver a la economía normal en el movimiento a 10 nm.

Aquí hay algunos detalles:

Mike Cadigan, vicepresidente de IBM Microelectronics, habló sobre cómo la Plataforma Común ha evolucionado en los últimos 10 años. Pasó de ser un grupo diseñado para crear una alternativa al líder de fundición TSMC a uno que ahora incluye las fundiciones número dos y tres (Globalfoundries y Samsung Semiconductor), basadas en la tecnología que proviene de la investigación de IBM y las otras compañías. En particular, señaló una nueva instalación de investigación y desarrollo de semiconductores en Albany, Nueva York, construida en conjunto con el estado y los socios, donde IBM ahora está trabajando con sus cinco principales proveedores de equipos en proyectos como el desarrollo de EUV.

Cadigan (arriba) aludió a la dificultad de pasar a la próxima generación de tecnología. "Todos nosotros estamos en una cinta de correr", dijo, pero sugirió que el modelo de Plataforma Común les brinda a sus miembros la capacidad de aprovechar el trabajo realizado por los miembros y sus socios.

"Nuestra industria es vital para la sociedad", dijo, y señaló que el silicio está impulsando todo, desde teléfonos inteligentes hasta autos autónomos y nuevos dispositivos de atención médica.

Más tarde, en una sesión de preguntas y respuestas, dijo que ha habido cambios significativos en el funcionamiento del grupo de la Plataforma Común a lo largo de los años. El proceso anterior implicó que IBM creara la tecnología básica y la pusiera a trabajar en su planta de fabricación de East Fishkill, y luego transmitiera todo el proceso a sus socios. Ahora, dijo, una vez que IBM tiene la tecnología básica funcionando, va directamente a Globalfoundries y Samsung, acelerando el tiempo de comercialización.

IBM dice que la fabricación de chips enfrenta grandes discontinuidades

Gary Patton, vicepresidente del Centro de Investigación y Desarrollo de IBM Semiconductor, profundizó en la tecnología, discutiendo los desafíos que enfrentarán los fabricantes de chips en los próximos años.

"Estamos en una discontinuidad", dijo Patton (arriba), con la fabricación de chips en un cambio importante. Dijo que esta no es la primera vez que la industria ha visto tales problemas, ni será la última. La industria alcanzó los límites físicos de CMOS planas y óxido de compuerta, por lo que tuvo que pasar a silicio colado y materiales de compuerta de alto k / metal. Ahora, dijo, estamos en el límite de los dispositivos planos, por lo que necesitamos hacer la transición a la "era 3D", tanto en términos de los transistores mismos (es decir, FinFET) como en el empaquetado usando conceptos como el apilamiento de chips. En la próxima década, dijo, alcanzaremos el límite de las dimensiones atómicas y tendremos que pasar a tecnologías como los nanocables de silicio, los nanotubos de carbono y la fotónica.

Para que todo esto funcione, es importante que las fundiciones ya no actúen solo como empresas manufactureras, sino que trabajen con sus clientes y los proveedores de herramientas en una "co-optimización" de diseño / tecnología, en la que el proceso actúa más como un "IDM virtual "(Fabricante de dispositivos integrados).

Patton se refirió a la necesidad de continuar investigando, hablando sobre las instalaciones de investigación de IBM en Yorktown, Almaden y Zurich y cómo, por vigésimo año consecutivo, IBM ha recibido la mayor cantidad de patentes. También habló sobre la importancia de los socios, en particular señalando el Centro de Investigación Nanotecnológica de Albany, que fue construido en asociación con el Estado de Nueva York y Suny / Albany CNSE, junto con Sematech y una gran cantidad de proveedores de materiales y equipos.

Gran parte de su discurso se centró en los desafíos a los que se enfrenta el EUV, al que llamó "el mayor cambio en la historia de la industria de la litografía". Señaló que si EUV está listo para funcionar a 7 nm, producirá imágenes más nítidas y, por lo tanto, mejores chips de rendimiento que otras tecnologías. Pero hay grandes desafíos. Para empezar, el equipo EUV ahora solo tiene una fuente de alimentación de 30 vatios y necesita llegar a 250 vatios para una producción rentable. Eso requeriría una mejora casi diez veces mayor. Otro problema es tratar con el control de defectos en la máscara EUV.

Cuando describió el proceso, parece casi ciencia ficción: comienza rociando estaño fundido a 150 millas por hora, golpeándolo con un láser en un prepulso para distribuirlo, explota con otro láser para crear un plasma, y ​​luego haga rebotar la luz en los espejos para crear el haz de luz real y asegúrese de que golpee la oblea en el punto correcto. Comparó esto con intentar golpear una pelota de béisbol en una zona de una pulgada en el mismo lugar en las gradas 10 mil millones de veces al día.

IBM está trabajando con el fabricante de litografía ASML y el fabricante de fuentes de luz Cymer (que ASML está en proceso de adquirir) para ayudar a acelerar el EUV al mercado. Las instalaciones de investigación en Albany están diseñadas para ser un "centro de excelencia" e IBM ahora espera obtener herramientas allí para abril. Patton dijo que esto no estará listo para la producción de 14nm o 10nm, pero puede estar listo para 7nm o más tarde.

Mientras tanto, IBM está trabajando mucho para mejorar los rendimientos utilizando múltiples patrones, lo que implica el uso de máscaras múltiples. A 20 nm, esto implica un patrón doble, donde se utilizan múltiples máscaras para crear los patrones. Pero hacer que esto sea eficiente requiere mucho trabajo, por lo que IBM ha estado trabajando con los proveedores de diseño de herramientas (EDA) para que los diseñadores de chips puedan tomar un flujo de diseño de celda estándar o crear un flujo personalizado, pero aún así ser más eficientes.

A los 10 nm, habló sobre el uso de otras técnicas, como la transferencia de imágenes de la pared lateral (SIT) y el autoensamblaje dirigido, donde la química ayuda al diseño del transistor. La idea aquí es que, en lugar de patrones cuádruples, aún puede hacer patrones dobles, lo que debería ser mucho menos costoso.

Patton también pasó mucho tiempo hablando sobre cómo se necesitan nuevas estructuras de dispositivos. Los FinFET existentes luchan por problemas de rendimiento y variabilidad, pero IBM está trabajando en la creación de bandas más estrechas para mejorar estos problemas.

A 7 nm y más, dijo, se necesitarán nuevas estructuras de dispositivos, como nanocables de silicio y nanotubos de carbono. Los nanotubos de carbono tienen el potencial de ofrecer una mejora de diez veces en potencia o rendimiento, pero tiene sus propios desafíos, como la necesidad de separar los nanotubos de carbono metálicos de los semiconductores y colocarlos en el lugar correcto del chip. IBM anunció recientemente que ahora tiene más de 10, 000 nanotubos de carbono en funcionamiento en un chip.

Otra área de interés es mejorar las interconexiones, y Patton dijo que entre 4 nm y 8 nm, la industria se trasladará a la nanofotónica. Discutió la reciente demostración de IBM de un chip que combina fotónica con silicio.

En última instancia, el objetivo es integrar 3D y fotónica en un solo chip. Patton concluyó hablando de un chip que le gustaría ver con tres planos: uno con lógica con aproximadamente 300 núcleos; otro con memoria (con 30 GB de DRAM integrada); y otro plano fotónico, que proporciona una red óptica en chip.

Globalfoundries y Samsung prometen la producción total de obleas de 14 nm en 2014

Representantes de Globalfoundries y Samsung hablaron sobre cómo estaban enfrentando los desafíos de pasar a 14nm y FinFET.

Mike Noonen, vicepresidente ejecutivo de marketing, ventas, calidad y diseño de Globalfoundries, habló sobre cómo la compañía está introduciendo un proceso de 20nm de baja potencia este año. Ya ha anunciado su proceso 14XM, que utiliza FinFET de 14 nm con un back-end más rentable. Dijo que Globalfoundries espera tener una producción temprana de 14 nm este año, con una producción completa del proceso 14XM en el primer semestre de 2014.

Entre otras cosas, Noonen (arriba) habló sobre asociaciones en 14XM, incluido el trabajo con Synopsys en herramientas de diseño, Rambus para interconexiones y ARM con su IP física Artisan. Dijo que un Cortex-A9 de doble núcleo muestra una reducción de energía del 62 por ciento o una mejora del rendimiento del 61 por ciento en 14XM en comparación con el proceso 28SLP de la fundición.

Mirando aún más hacia adelante, Globalfoundries está expandiendo su Fab 8 en Malta, Nueva York, y espera tener una producción total de 10 nm (10XM) en la segunda mitad de 2015.

KH Kim, vicepresidente ejecutivo de Samsung Electronics, que dirige las operaciones de fundición de Samsung, dijo que muchas personas en la industria se mostraron escépticas sobre el enfoque de "primera puerta" de Common Platform Alliance para la fabricación de puertas de alta k / metal, pero que era "realmente exitoso" para ayudar a la compañía a aumentar la duración de la batería y el rendimiento de los procesadores móviles.

La compañía está lista para ofrecer tecnología FinFET de 14 nm, ya que las tecnologías planas de menos de 20 nm no pueden ofrecer un rendimiento aceptable. Kim (arriba) dijo que existen tres desafíos principales con las tecnologías FinFET: lidiar con las variaciones del proceso, problemas de ancho de canal y modelado y extracción 3D. Pero entre IBM, Samsung y Globalfoundries, Samsung tiene el número líder de patentes y publicaciones en tecnología 3D y, por lo tanto, el grupo Common Platform ha abordado estos desafíos.

En particular, Kim habló sobre un "desarrollo del proceso ISDA" para abordar la variación y la resistencia parasitaria; crear un kit de desarrollo a través del trabajo con UC Berkeley, CMG y los proveedores de herramientas Synopsys, Cadence y Mentor Graphics; y licencia de IP de ARM, Synopsys y Analog Bits para facilitar que los diseños de chips creen diseños de 14nm System-on-Chip.

Trabajando con ARM y Cadence, dijo que Samsung ha creado los primeros diseños Cortex-A7 con FinFET y está listo para ofrecer FinFET a sus clientes. Este año es principalmente un año de validación y diseño, dijo Kim, con producción completa el próximo año. También señaló que Samsung actualmente tiene dos fundiciones, S1 en Corea y S2 en Austin, Texas. Está construyendo una nueva fábrica en Corea destinada a la producción de 20 nm y 14 nm, que está programada para comenzar a operar a fines de 2014 o principios de 2015.

En una sesión de preguntas y respuestas, Cadigan abordó los problemas de pasar a obleas de 450 mm para producir chips, en comparación con las obleas de 300 mm que ahora son comunes. Señaló un nuevo consorcio que desarrolla tecnología de 450 mm en Albany, Nueva York, y dijo que si bien el tiempo aún está en el aire, espera que la adopción de la industria de 450 mm sea "hacia la última parte de esta década". Dijo que esperaría que EUV llegara al mercado primero en 350 mm y poco después en 450 mm.

Noonen concluyó esa sesión llamando a la fabricación de chips "el negocio más complejo en la historia de la humanidad", y está claro que involucra una serie de avances tecnológicos sorprendentes.